当前位置：正文

替代SRAM，新选拔！

（原标题：替代SRAM，新选拔！）

若是您但愿不错时常碰面，接待标星保藏哦~

几十年来，超快且易失性的SRAM一直被用作高性能谋划架构中的镶嵌式缓存，它位于多级（L1、L2、L3……）分层系统中异常围聚处理器的位置。它的作用是存储常用数据和教唆以便快速检索，其中 L1 是扫数缓存中最快的。SRAM 位密度膨胀速率还是放缓一段时分了，位单位越来越多地受到待机功率问题的困扰。

自旋轨说念扭矩 (SOT：spin-orbit torque) MRAM 内存措置有磋商具有多项上风，举例待机功耗低、GHz 级切换或写入速率、可忽略不计的线路、委果无尽的耐用性、高可靠性和可膨胀性。出于这些原因，业界越来越多地将SOT-MRAM视为镶嵌式临了一级缓存内存诈欺中 SRAM 的有出路的替代品。

SOT-MRAM 存储设备的基本构造块是磁纯正结 (MTJ)，它由夹在两个铁磁层 (CoFeB 基) 之间的薄介电层 (MgO) 构成。其中一个铁磁层具有固定 (或固定) 磁化，而另一层具有沿 z 轴解放旋转的磁化。铁磁层的磁化地方不错垂直于或平行于层平面，分一名为垂直 MTJ 和平面内 MTJ。

通过在 MTJ 中施加电流并测量结的纯正磁阻 (TMR)，不错读出SOT-MRAM 存储器位单位。TMR 不错是高或低，具体取决于解放层和固定层的磁化相对地方（即平行 (1) 或反向平行 (0)）。

图 1 ：MRAM TMR 读取操作的一般旨趣（上绿色 = 固定层，下绿色 = 解放层；蓝色 = MgO 电介质层；i = 读取电流）。

通过将自旋极化电流注入 MTJ，通过自旋轨说念相互作用切换解放层的磁化，不错写入存储单位。电流注入发生在 MTJ 下方的横向位置，通过相邻的 SOT 层（或 SOT 轨说念）——频繁是钨等重金属。因此，读取和写入旅途是分裂的，以确保可靠的操作。恰是在这种写入操作中，SOT-MRAM不同于 STT-MRAM，后者是另一种 MRAM 类型，其中写入电流垂直注入 MTJ。在 STT-MRAM 写入操作时期，大宗电流穿过 MgO 障蔽。

开首进的 SOT-MRAM

比年来，存储器社区在开发 SOT-MRAM 时刻方面取得了紧要进展。Imec也通过冲破性的改换为这一独特作念出了孝顺。继 VLSI 2018 初次公开发布后， imec呈报了渐进式调动，以措置缓存诈欺说念路上的关节挑战。

到现时为止，开首进的 SOT-MRAM 单个器件的开关速率已在 300 毫米晶圆上得到演示。秉承垂直 MTJ 磁化被合计是提高微缩后劲的紧要一步。

此外，通过在写入操作时期摈斥对外部磁场的需求，SOT-MRAM 的时刻就绪水平也得到了擢升。需要这么的磁场来确保详情趣的磁化切换。莫得外部磁场会导致写入操作不行靠，写入顺利率为 50%。

从制造的角度来看，在居品层面上，使用外部磁场操作存储设备是不行行的。因此，开发无场 SOT-MRAM 设备时刻大势所趋。

Imec 通过将平面内磁性层行动 SOT 轨说念的一部分，展示了一种无场切换要领。该磁性层引起的平面内场取代了外部磁场的作用，增强了该时刻的本色适用性。

他们还提议了一些措置有磋商来裁减与切换解放层磁化所需的高注入电流关系的动态功耗。在 IEDM 2022 上，imec 展示了一种在写入操作时期使用电压门扶持的要领，从而裁减了切换的能量势垒。电压门扶持要领还不错减少位单位面积，使其对高密度 SRAM 应工具有招引力。

通过缩放 SOT 轨说念的尺寸，不错进一步改善开关能量。在传统的 SOT-MRAM 假想中，底层 SOT 轨说念占用的面积大于本色 MTJ 柱占用面积，以提供阔气的裕度来进行重复工艺适度。但这会导致能量浮滥，因为部分注入电流会流到 MTJ 区域除外。

在 IEDM 2023 上，imec 展示了不错将 SOT-MRAM 设备膨胀到极限，使 SOT 轨说念和 MTJ 柱具有可比的占用面积：这是结束大位单位密度的里程碑。关于这些单个设备，展示了低于每位 100 飞焦耳的开关能量和独特 10 15 次编程/擦除周期的耐用性。

SOT-MRAM的下一步

天然还是结束了切换速率和经久性等关节规格，但重新假想材料堆栈带来了进一步优化性能和可靠性参数的契机，举例保留率、BEOL 兼容性、对外部磁影响的鲁棒性和写入跋扈率 (WER)。WER 是一个关节的可靠性问题，指的是施加写入电流时铁磁解放层不切换的概率。

此外，天然商榷责任东要集结在器件改换上，但结束工业诈欺的关节一步是大范围SOT-MRAM 器件的大阵列集成。在这些阵列演示器中，黄金投资好多存储位单位现时连系到底层电路，该电路包含提供读写造访并将电流和电压传入和传出位单位的晶体管。

器件改换和阵列集成齐将使该时刻更接近试验寰球的规格。措置扫数这些问题频繁触及在不同参数之间进行衡量。

imec 最近在 2024 VLSI 和 IEDM 上展示的责任要点是通过集成优化和材料及器件重新假想尽可能地改换它们——由模拟维持。这项责任归来如下。

在 IEDM 2024 上，imec 提议了一种用于 MTJ 的调动复合解放层，从而不错更可靠地切换 SOT-MRAM 设备。这种新式解放层堆栈由合成反铁磁 (SAF) 结构制成，即两个铁磁层通过 Ru 层反铁磁耦合。然后，该系统与传统的 CoFeB 层集成在沿路，用于 TMR 读出。这种新式堆栈允许寂寞优化 TMR（关于读取操作至关紧要）和 SOT 切换操作（为进一步提高写入操作的效果提供了阶梯）。

图 2 – （左）传统 MTJ 堆栈默示图，以及（右）具有基于 SAF 的解放层 (FM1/Ru/FM2) 的 MTJ 堆栈默示图。SAF 结构的顶部解放磁性层 FM2 与 CoFeB/MgO 铁磁耦合，以便使用 TMR 电读出 SAF（如 IEDM 2024 中所述）。

秉承这种复合解放层的 SOT-MRAM 器件说明出更好的 WER ，初次达到 10 -6的诡计规格。与秉承传统解放层的器件比较，数据保留率从 ?~50 提高到 ~90。在读出方面， TMR不错进一步扩大，而不会影响 SOT 开关活动。此外，复合解放层可承受高达 400°C 的温度，同期保抓其磁性，使其与 BEOL 处理兼容。SAF 解放层还使 SOT-MRAM 器件对外部磁扰动的敏锐度裁减。

在这项责任中，imec 商榷东说念主员使用微磁模拟来率领材料堆叠假想，从而取得最优末端。模拟和实验的蛊惑关于鼓动 SOT-MRAM 时刻至关紧要。

图 3 – 具有基于 SAF 的解放层的 SOT-MRAM 器件的 TEM 横截面图像

MRAM 设备的操作所有由电适度，但外部磁场很容易阻止设备性能。这一可靠性问题激勉了各人范围内对磁场抗扰度的更平素窥察。该商榷旨在更好地了解其中的机制，并率领 MRAM 假想以改换保护。此外，正在制定与诈欺关系的圭臬，以末端 MRAM 对磁场的鲁棒性，指定在何种磁场强度下存储的数据仍受保护。

在 IEDM 2024 上，imec 提供了第一个实考据据，标明外部磁场的强度和地方齐会对 MRAM 器件的主动写入磁抗扰度产生负面影响，说明为WER 的恶化。这项商榷是在 STT-MRAM 器件上进行的，但主要论断展望也适用于 SOT-MRAM 器件。实验包括以多样角度将外部磁场（4 到 40mT 之间）施加到垂直 MTJ 堆栈并测量对 WER 的影响。在特定的外部磁场角度下，在低至 10mT 的场下还是不雅察到写入可靠性的权臣裁减。

实验末端不错顺利地与早期的表面发现磋议起来。这些视力将匡助假想东说念主员开发出在本色诈欺中不易受到角度关系 WER 恶化影响的 MTJ 堆栈。

剩下的一步是讲解将优化的 SOT-MRAM 器件与逻辑电路沿路集成到大型阵列中的可行性。在 VLSI 2024 上，imec 初次展示了一个功能阵列，该阵列可行动表征多样 SOT-MRAM 竖立的平台，这些竖立已被讲解在设备级别初始讲究。该阵列用途更平素，因为它还可用于表征 STT-MRAM 。

图 4 – SOT CMOS 阵列图像

举例，Imec 已使用阵列来表征通过减小 SOT 轨说念尺寸而将其尺寸松开到极限的 SOT-MRAM 器件。如上所述，这些器件在器件级初始讲究，夸耀出开关能量和经久性的改善 。器件集成工艺进程规定在酿成 MTJ 柱之后对 SOT 轨说念进行图案化。在尺寸极其轻细的器件中，SOT 轨说念宽度减小到柱子的直径，柱子的侧壁很容易在一语气的 SOT 图案化设施中清爽和损坏。Imec 的商榷东说念主员提议了一种新颖的集成措置有磋商来措置该问题。他们标明，使用 SiN 和 AlO x对 MTJ 柱进行双重封装，不错在 SOT 模块工艺设施时期保护结构，而不会影响关节性能参数，举例阵列级的读取窗口。

图 5 – 垂直 SOT-MRAM 集成的工艺进程，秉承双 SiN + AlO x封装

将 MRAM 器件集成到大型阵列中会增多复杂性：扫数这些数千甚而数百万个位单位必须对外围电路中调和操作的晶体管作念出疏导的反应。Imec 现时正在探索使这些器件更不易变的旋钮。

图 6 – 基线（玄色）和极点缩放（红色）SOT-MRAM 设备的 SEM 顶视图和 TEM

论断

SOT-MRAM 器件已被详情为在末级缓存诈欺中替代 SRAM 的潜在候选器件。Imec 措置了一些剩余的挑战，使该时刻更接近本色规格。MTJ 材料堆栈的重新假想使器件级切换愈加可靠，况且对外部磁场的影响具有更大的鲁棒性。磁抗扰度的补充商榷揭示了若何保护器件免受外部磁场影响的灵验视力。临了，功能阵列的演示为工业诈欺之路设立了里程碑。

https://www.imec-int.com/en/articles/bringing-sot-mram-technology-closer-last-level-cache-memory-specifications

半导体杰作公众号保举

专注半导体范围更多原创内容

和蔼各人半导体产业动向与趋势

*免责声明：本文由作家原创。著作内容系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或维持，若是有任何异议，接待磋议半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3982期内容，接待和蔼。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的内容就点“在看”共享给小伙伴哦

• 替代
• SRAM
• 新选拔
• 选拔